PCI-SIG 2022-udviklerkonferencen er i fuld gang, og i går annoncerede PCIe-grænsefladestandardiseringsudvalget, at PCIe 7.0-specifikationen (med dataoverførselshastigheder på op til 128 GB/s) vil blive frigivet i 2025. Det svarer til 512 GB/ s tovejs båndbredde i 16-kanals (x16) forbindelse uden at tage højde for kodningsoverhead. Som en påmindelse er PCI-SIG konsortiet bag PCIe-grænsefladen, en åben industristandard, som omfatter mere end 900 medlemsvirksomheder.
Tovejshastigheder på 512 GB/s vil være tilgængelige for x16-forbindelser, men i den virkelige verden vil dette blive reduceret betydeligt på grund af kodningsoverhead og header-effektivitet. Det er dog dobbelt så meget som PCI 6.0-standarden, som skulle dukke op inden årets udgang. PCI-SIG sagde, at det er foran sit mål om at fordoble PCI Express-hastighederne hvert tredje år.
Al denne hastighed afhænger dog af enheds- og chipproducenterne. Chips Intel Alder Lake 12. generation, udgivet i januar 2022, understøtter PCIe 5.0, men chipsene AMD Ryzen 7000 Zen 4 til stationære pc'er med PCIe 5.0-understøttelse vises først til efteråret. De første solid state-drev til forbrugere er netop dukket op PCIe 5.0-drev med en læsehastighed på op til 13 GB/s.
Andre nøglefunktioner inkluderer forbedret strømeffektivitet, lav latenstid og bagudkompatibilitet med tidligere generationer. PCIe 7.0 kræver dog kortere baner for at opnå disse hastigheder, så bundkort kan være dyrere, fordi de sandsynligvis kræver yderligere komponenter og tykkere printkort.
På plussiden vil selv PCIe 1 x7.0-baner være lige så hurtige som PCIe 4.0 x16-hastigheder (32 GB/s), så lager og andre enheder kan være mindre og forbruge færre ressourcer. Med andre ord kan du have fire NVME SSD-slots, der hver kun bruger 1 PCIe-bane, som alle ville være dobbelt så hurtige som en PCIe5 x4 NVMe-slot.
Du kan hjælpe Ukraine med at kæmpe mod de russiske angribere. Den bedste måde at gøre dette på er at donere midler til Ukraines væbnede styrker gennem Red livet eller via den officielle side NBU.
Læs også:
- PCIe 5.0-drev kan blive bredere og kræve større M.2-slots
- Ampere præsenterede prøver af en 5 nm chip med understøttelse af DDR5 og PCIe 5.0